平成14年1月3日朝刊
なひたふ新聞 電子回路が大好きな趣味人「なひたふ」のWebサイト
maruTOPページへ戻る
maru電子回路の豆知識
第0章 基本の豆知識
第1章 部品の豆知識
第2章 個別半導体の豆知識
第3章 オペアンプ回路の豆知識
第4章 ディジタル回路の豆知識
第5章 コネクタと規格の豆知識
第6章 画像信号の豆知識
6.1 NTSC信号のタイミング
6.2 ドットクロック
6.3 同期信号
6.4 電圧レベル
6.5 色変換のお話
6.6 用語集
メール
メールアイコン御意見、御感想は
nahitafu@nifty.com
Copyright
このWebページ上で紹介したすべての回路、情報、内容に関する著作権は私、なひたふが所有します。無断転載を固く禁じます。
(C)Copyright 1999-2001 Nahitafu
平成10年2月28日発行.第三種郵便物不認可
垂直同期信号
垂直同期信号

 上の図は垂直同期信号の図です。垂直同期信号は3H(Hとは水平走査線の周期のことをいい、カラーNTSC放送では63.555μ秒である。)と決まっています。この期間の電圧レベルは-40IREになっています。
 普通は第4走査線から第6走査線(以下、ライン4から6と略す)が垂直同期信号になります。また、ライン1からライン20までは垂直帰線期間(垂直ブランキング期間)といい、映像が表示されない期間でもあります。この期間の長さは20Hですが、+1、-0の誤差が許されるそうです。

1.5μ秒のずれ
 垂直同期信号の始まりの位置はラインの開始から1.5μ秒遅らせるのが正しいと思われます。これは水平同期信号の立下りがラインの開始から1.5μ秒送れているので、それに合わせるためです。いろいろと文献を調べたのですが、はっきりしたことは書いていませんでした。

 奇数フィールドでは垂直帰線期間はライン263.5からライン283.5の間です。0.5というのは水平方向のスキャンの丁度真ん中(31.77777μ秒)で強制的に垂直同期をかけることです。同期をかける直前には、走査線が縦方向に1/2ライン分動いていたはずなので、ライン263.5からライン525までは1/2ラインずれてスキャンすることになります。これによってインターレース走査が実現されます。
 また、デジタルビデオ信号ではライン21とライン284の水平同期信号の直後にクローズドキャプション信号をおくるようです。

水平同期信号
水平同期信号

 左の図はNTSC信号で使われている、水平同期信号とその周辺のタイミングです。この10.9μ秒全体のことを水平ブランキング期間といいます。水平ブランキング期間にテレビは走査線を画面の左に戻しますので、この期間は映像が表示されません。
 水平ブランキング期間が始まってから水平同期信号が始まるまでの1.5μ秒をフロントポーチといいます。水平同期信号のtipの長さは4.7μ秒です。水平tipの終了から映像が開始するまでの期間をバックポーチといい、この長さも4.7μ秒です。バックポーチにはカラー放送で重要なカラーバースト信号が重畳されています。これらの水平ブランキング期間すべて合わせると10.9μ秒になります。水平同期信号の開始が、ラインの開始から1.5μ秒送れていることに注意してください。

 水平関係の信号レベルの変化はすべて0.14μ秒以内に行われなければなりません(だから左の図のそのままの波形ではNGです)。すべての変化は、また電圧変化の50%のレベルで信号の変化をもって認識されます。

 以上の関係をまとめますと下の表になります。ドット数というのは、画像信号をディジタル回路で扱うときに使うクロックの数を表しています。なお、13.5MHzか14.31818MHz、12.2727MHzのときは水平方向の1ラインが整数で表せるので、便利な周波数です。

期間の名前 時間(us) 誤差(us) 電圧レベル クロック周波数とドット数
14.32MHz 13.50MHz 12.27MHz 12.00MHz
1水平ライン(モノクロ) 63.492 - -40〜100IRE 909.09 857.14 779.22 761.90
1水平ライン(カラー) 63.555 - -40〜100IRE 910.00 858.00 780.00 762.67
映像表示期間 52.655 - 0〜100IRE 754 711 646 632
水平ブランキング期間 10.9 +0.2,-0.3 -40〜20IRE 156 147 134 131
フロントポーチ 1.5 +0.1,-0.1 0 IRE 21.5 20.3 18.4 18.0
水平同期信号 4.7 +0.1,-0.1 -40 IRE 67.3 63.5 57.7 56.4
バックポーチ 4.7 +0.2,-0.3 0 IRE 67.3 63.5 57.7 56.4

コンポジット同期信号
 コンポジット同期信号は、実際にビデオ信号を送るときにはもっともよく使われている同期信号形態であるにもかからず、その成り立ちを解説した書籍文献が驚くほど見あたらないのも事実です。そのためかコンポジット同期信号を発生させるために専用ICを使っている例も少なくありません。そこで、この節ではロジック回路でコンポジット同期信号を発生させることを目的に解説していきます。

 コンポジット同期信号は、水平同期信号と垂直同期信号を複合した信号で、それ以上でも以下でもありません。まずは下の図のように水平同期信号と垂直同期信号を単純にANDしたものを考えます。 単純なAND

 しかしこの波形では、垂直同期信号の期間に何もパルスが入らないのでテレビ側では水平方向のタイミングがつかめません。その結果、同期が乱れてしまうことになるでしょう。そこで、垂直同期信号の期間に切り込みパルスというパルスを水平同期信号のかわりに入れます。この立ち下がるタイミングは、水平同期のパルスと同じタイミングで、高レベルの期間も水平同期信号の長さと同じ4.7μ秒です。
切り込みパルス

 ところが、インターレース走査を行っているので、垂直同期信号の波形が奇数フィールドと偶数フィールドで異なってしまいます。これでは画像が乱れてしまうので、1ラインを半分にわけることにします。水平同期も1ラインに2回、垂直同期の切り込みパルスも1ラインに2回入れます。ただこのままでは水平同期パルスの幅が2倍になってしまうので、水平同期信号は半分の幅のパルス(2.3μ秒)を与えます。これを等価パルスといいます。ただし垂直の切り込みパルスの幅は4.7μ秒のままです。
等価パルス
 これで、コンポジット同期信号の方針は固まりました。この信号を微分回路や積分回路に通せば水平同期や垂直同期信号が得られるはずです。

1.5μ秒のずれ  次に信号の出るタイミングを考えましょう。まず、水平同期信号のパルスはラインの開始から1.5μ秒(フロントポーチ)経過後と決まっています。だから、垂直同期信号の切り込みパルスも等価パルスもこのタイミングを基準に出すことにします。切り込みパルスや等価パルスは1ラインに2回出すことに決まっていますが、等間隔に出すので、出し始めのタイミングはラインの開始から33.2778(=63.5555/2+1.5)μ秒ということになります。2回目の等価パルスと切り込みパルスはこれから31.7775(=63.555/2)μ秒ずれた33.278(31.771+1.5)μ秒のときにに発生します。

 切り込みパルスで規定されているのは、信号が高いレベル(0 IRE)にある時間が4.7μ秒ということですから、一回目の切り込みパルスの立ち上がり開始時間(-40 IREから0 IREに立ち上がりの開始時刻)は28.57777(=33.2778-4.7)μ秒になります。
 これらの関係を時間とドット数(クロック周波数13.5MHzの時)で表しますと下の図のようになります。

CSYNC
 赤色は時間で、緑色がドット数です。

フィールドと同期信号
 NTSCはインターレース方式を採用しているので、フィールドには表と裏があります。それをIフィールド、IIフィールド、または奇数フィールド、偶数フィールドという呼び方をします。
 フィールドと同期信号がどのような関係になっているかを見てみます。

CSYNC

 ライン1からライン12についてはすでに説明しましたので、ライン263以降について解説します。
 ライン263は一番下を走る走査線です。この走査線が真ん中までスキャンした瞬間に垂直同期がかかるというのはインターレースの説明のとおりです。ライン263の半分までは映像信号を含んでもよいわけです。
 ライン263の半分のところまで走査線がくると、突然、等価パルスが入ります。等価パルスは6回なので、ライン266の半分まで等価パルスが入ります。ライン266の半分からライン269の半分まで6回分の切り込みパルスが入ります。そして、ライン269の半分からライン272の半分まで6回分の等価パルスが入ります。IIフィールドはIフィールドと違ってパルスの種類が変わる場所がラインの中間になります。
 最後の等価パルスが終わると次には水平同期信号が来ますが、IフィールドとIIフィールドでは、最後の等価パルスと水平同期信号の間隔が違うという特徴があります。
 ところで、水平同期信号と垂直同期信号の関係を見てください。IIフィールドではラインの中央で垂直同期信号が立ち下がっています。水平同期信号と垂直同期信号のタイミング関係を見れば、今のフィールドがIフィールドかIIフィールドかを調べることができます。

ディジタル的に同期信号を発生させる
 この節が理解できれば同期信号はすべて理解できたと思ってよいでしょう。なお、この節では特にことわりがない限り13.5MHzのクロックを使うということで話を進めます。
 まず、先ほどの同期信号の絵からコンポジット同期信号が立ち下がるタイミングを抜き出します。
パルス名 開始ライン 水平位置 パルス名 開始ライン 水平位置
HS 525 20〜84 HS 263 20〜84
EQ 1 20〜52 EQ 263 449〜481
EQ 1 449〜481 EQ 264 20〜52
EQ 2 20〜52 EQ 264 449〜481
EQ 2 449〜481 EQ 265 20〜52
EQ 3 20〜52 EQ 265 449〜481
EQ 3 449〜481 EQ 266 20〜52
VS 4 20〜385 VS 266 449〜481
VS 4 449〜814 VS 267 20〜385
VS 5 20〜385 VS 267 449〜814
VS 5 449〜814 VS 268 20〜385
VS 6 20〜385 VS 268 449〜814
VS 6 449〜814 VS 269 20〜385
EQ 7 20〜52 EQ 269 449〜481
EQ 7 449〜481 EQ 270 20〜52
EQ 8 20〜52 EQ 270 449〜481
EQ 8 449〜481 EQ 271 20〜52
EQ 9 20〜52 EQ 271 449〜481
EQ 9 449〜481 EQ 272 20〜52
HS 10 20〜84 HS 273 20〜84
HS 11 20〜84 HS 274 20〜84


 じっと見ていると、規則性が見えてきますね。

 さて、これをディジタル回路で実現しようとして、HDLの中に不等式を入れたりすると回路規模が爆発して大変なことになりそうです。そこで、CSYNC信号が遷移する条件だけを抜き出して考えましょう。以下、水平位置をH(0〜857)と書き、垂直位置をV(1〜525)と書きます。
CSYNC

CSYNCを下げる条件
  1. Vの値にかかわりなく、H=20で必ず下がる。
  2. Vが1〜9であるならば、H=449で下がる。(等価パルス、垂直切り込み)
  3. Vが263〜271であるならば、H=449で下がる。(等価パルス、垂直切り込み)
CSYNCを上げる条件
  1. Vが10〜263または273〜535ならば、H=84で上がる。
  2. Vが1〜3または7〜9または264〜269または270〜272ならば、H=52で上がる。(等価パルス)
  3. Vが1〜3または7〜9または263〜265または269〜271ならば、H=481で上がる。(等価パルス)
  4. Vが267〜269または4〜6ならば、H=385で上がる。(垂直切り込み)
  5. Vが266〜268または4〜6ならば、H=814で上がる。(垂直切り込み)
 この上げ下げのタイミングでJKフリップフロップを動かせばよさそうです。しかし、Vの範囲の判定をもう少し簡単にしたいという欲求がわきます。もう少しじっくり見てみましょう。
 上げ下げはJKフリップフロップを使うので、CSYNCが上がっているときに上げるパルス(J)が来ても変化はないので無害です。そのため、385と814では必ず上げるようにしても問題はありません。後ろの2項目が簡単になりました。
 水平のカウンタは13.5MHzでインクリメントしますが、垂直のカウンタは15.7kHzでインクリメントします。また、CSYNCを出すタイミングは水平ラインの開始から20クロック後です。そのため、垂直方向の範囲判定はゆっくりやっても大丈夫だということが予想されます。その分、水平方向の範囲判定はすばやく行わなければなりません。
 そこで、垂直カウンタの範囲判定信号を水平ラインの開始から2クロック後くらいまでにつくり、水平方向の判定信号とORなりANDなりをとってJKフリップフロップを動かしましょう。
 できるだけ範囲の判定を簡単にするために、いま二つの期間を定義します。
  • EQ期間:(V=1,H=0)ではじまり、(V=10,H=0)で終わる。また、(V=263,H=429)ではじまり、(V=272,H=429)で終わる。
  • VS期間:(V=4,H=0)ではじまり、(V=7,H=0)で終わる。また、(V=266,H=429)ではじまり、(V=269,H=429)で終わる。
 この期間を使って書けば、CSYNCをの上げ下げ条件はさらに簡単になります。
CSYNCを下げる条件
  1. 常に、H=20で下がる。
  2. (EQ期間)ならば、H=449で下がる。(等価パルス、垂直切り込み)
CSYNCを上げる条件
  1. !(EQ期間)ならば、H=84で上がる。
  2. (EQ期間)かつ!(VS期間)ならば、H=52とH=481で上がる。(等価パルス)
  3. 常に、H=385で上がる。(垂直切り込み)
  4. 常に、H=814で上がる。(垂直切り込み)
 このようにすれば回路はより簡単に実現できます。
その他の同期信号
 以上で、HSYNC,VSYNC,CSYNCの説明は終わりです。ところで、いろいろなメーカーの同期信号発生ICを見てみるとHDやらVDやらBLKなどという見慣れない信号もよく見かけます。ここではそれらについて、ざっと見つけたものを紹介します。信号のレベルをHやLと言ってはいけないような気もしますが、TTLレベルで扱うこともおおいのでよしとします。
HD
Horizontal drivingのことと思われます。これはラインの開始直後にLに変化して6.2μ秒程度してからHに戻ります。バックポーチと水平同期信号の間にLになる信号と考えてよいでしょう。
VD
Vertical drivingのことと思われます。ライン1からライン9の間にLになります。この信号もラインの開始直後に変化します。(フィールドIIでは263.5から272.5まで)
BLK
Blanking pulseのことと思われます。ライン1からライン20の垂直ブランキング期間と、水平ブランキング期間にLになります。映像を表示できない期間にLになります。(フィールドIIでは263.5から282.5まで)
BF
Burst Flagのことと思われます。カラーバーストを出力する期間にLになります。
CP
Clamp Pulseのことと思われます。直流再生で重要なクランプパルスのタイミングをしらせる信号です。CPFという場合もあります。
FLD
Field Indexのことと思われます。現在のフィールドが奇数フィールドか偶数フィールドかを教えてくれます。奇数フィールドの時Hになる方式が一般的です。#Even/Oddという場合もあります。
同期信号発生回路のABELサンプル
 XILINXのCPLDにフィットできる、カラーNTSCのコンポジット同期信号を発生させる回路です。適切に分割すればGALにもフィットできますが、XILINXの方が値段も安いでしょう。

 特徴

  • これは13.5MHzのクロックを入力すると、HSYNC,VSYNC,CSYNCをはじめ、ブランク期間信号やフィールドインデックス、水平垂直位置情報などが出力されます。各種同期信号はすべて水平垂直位置から1クロック遅れて出てきます(パイプラインのため)。
  • 27MHzクロックや54MHzクロックを使いたい場合には、ENABLE入力に13.5MHzの信号を入力してください。
  • XILINXのXC9536PC44にすらFITできます。動作はXC95144XLTQ144に組み込んで確認しました。
  • 今は内部同期のみですが、外部同期対応にしてほしいなどの要望があれば対応します。
  • 今はABELですが、VHDLにしてほしいなどの要望があれば対応します。
  • クロック14.31818MHz版と12.272725MHz版も要望があれば対応します。
  •  オシロでみた限り波形は大丈夫です。でもテレビへ画像を表示しようとしたら、27MHzの水晶が9MHzで発振していた(ガビーン!)ので、ちょっとめげてます。