やっと、Ver2をプリント基板でつくりました。なんだか細長くなってしまいました。さすがに、プリント基板があるとすごく楽です。2時間程度ではんだ付けができてしまいます。それでもやはり一発で動くということは難しくて、はんだ付けミスを注意深く探さなければなりません。そんな中で、Ver2のプリント基板を作った時の感想や、バグ修正を紹介します。
基板の修正箇所1箇所目は、40ピンソケットの15番と16番のピンの部分です。
図面は基板を裏からみた絵です。
この絵のバツ印の部分をカッターナイフなどで切断してください。
それから、緑の線で書いた部分をジュンフロン線などで接続してください。
2SC3419は、4つ並んだトランジスタの裏から見て一番右側です。
他の3つは2SC1815で動作します。
修正した後は右の写真のようになります。
こともあろうに、高インピーダンスの配線を引き回してしまいました。それだけが原因かどうかわかりませんが、VCC用の電源制御オペアンプの動作が非常に不安定です。VPP電圧の発生の方には全く問題ありません。
VCC電圧制御用トランジスタのベースに行く信号(オペアンプの出力)が発振してしまいます。でも、いつも発振するのではなく、EPROMの2764〜27512に書きこみするときだけ発振します。出てきたVCCDEV電圧にはほとんど影響しませんが、気味悪いです。
いま、詳しい原因と対策を考えていますが、とりあえず、VCCDEV電源を2Kの抵抗と1Kの抵抗で分圧してオペアンプに戻している部分の距離を空中配線で短くするようにしましたが、完全には直りません。
とかいうトランジスタを使うように回路図や部品表に書いていますが、このトランジスタは入手困難になっていることがわかりました。とりあえず、2SC3631のかわりに安価な2SC1815を使いましたが、EPROMやSEEPROM、PICは問題なく読み書きできています。ただ、GALがどうもうまく行きません。原因はおそらくVce(sat)です。代替品をどうするかは検討中です。
とりあえず、Q4,Q5,Q6は2SC1815で、Q7は2SC3419でOKです。
最大のミスは、左の回路図中のこれです。このままつくってしまいました。仕方がないので、CPLD(XMP1)のピン配置を回路図に適合するようにずらすことで解決しました。つまり、配線には一切変更することなく、プリント基板のミスに合わせてCPLDのピン配置を変更したわけです。このようなバグフィックスができるのもCPLDならではの利点です。
これは、ショットキバリアダイオードです。SC59という小さな表面実装パッケージですので、はんだ付けはちょっと、難しいかもしれません。でも、順方向電圧降下がとても小さかったので、使わずにはいられませんでした。
0.5mmとかいう配線はありませんが、ピンとピンの間に配線が一本走っている場合や、ピンのすぐそばを配線が通っている場合が多いです。このような箇所でブリッジが頻発するので、注意が必要です。私は3箇所ブリッジしてしまいました。そのうち、致命的なブリッジによってCPLDの出力ピンを一個損傷してしまったようです。